在不同電流密度下的分階段電沉積實驗展示了動態(tài)的硅通孔
(TSV) 填充過程。通過控制外加電流密度，可以獲得對應于
TSV填充結果的不同形貌。具體來說，低電流密度 (4 mA/
cm 2 ) 會導致接縫缺陷填充，中等電流密度 (7 mA/cm 2 ) 會導
致?缺陷填充，??電流密度 (10 mA/cm 2 )) 導致空洞缺陷填
充。填充系數分析表明，電流密度對TSV填充模型的影響是
由添加劑和銅離?的消耗和擴散的耦合效應觸發(fā)的。此外，
鍍層的形態(tài)演變表明局部沉積速率受鍍層?何特征的影響。
硅通孔 (TSV) 是?種很有前途的三維 (3D) 封裝技術，具有
?性能、減小封裝體積、低功耗和多功能等優(yōu)點。在 TSV ?
藝中，通常使用銅電化學沉積 (ECD) 進?的通孔填充步驟占
總成本的近 40% 。作為 TSV 的核?和關鍵技術，以小化?
藝時間和成本的?缺陷填充備受關注。
目
電沉積程序
預處理后，在不同的電流密度（4 mA/cm 2、5 mA/cm 2、7
mA/cm 2、10 mA/cm 2和15 mA/cm 2 ）下進?電化學沉積
（ECD）?藝) 在的時間段內。低電流密度條件（4 mA/cm 2）
和中等電流密度條件（7 mA/cm 2 ）的電沉積間隔分別為30
min和10 min。
TSV制程關鍵?藝設備
TSV制作?藝包括以下?步:通孔制作;絕緣層、阻擋層和種?層的 沉積;銅填充;
通過化學機械拋光去除多余的?屬;晶圓減薄;晶圓鍵合 等。 每?步?藝都有相
當的技術難度，在通孔制作步驟，保持孔的形狀和控制 ?度非常重要，通過
Bosch?藝來實現(xiàn)深孔刻蝕;在沉積絕緣層、阻擋層 和種?層時，需要考慮各層
的均勻性和粘附性;銅填充時避免空洞等 缺陷，這樣填充的銅可以在疊層
器件較?的溫度下保持正常的電性能;? 旦完成了銅填充，則需要對晶圓進?
減薄;后是進?晶圓鍵合。
電鍍銅填充設備
很多成本模型顯示，TSV填充?藝是整個?藝流程中昂貴的步驟之?。 TSV
的主要成品率損耗之?是未填滿的空洞。電鍍銅?藝作為合適的硅 通孔填充
技術受到業(yè)內的普遍關注，其關鍵技術在于TSV?深寬比(通常 ?于10:1)通孔的
全填充電鍍技術。
國內外研究現(xiàn)狀
2011年，瑞?的微納系統(tǒng)研究部提出了如下圖所示的基于TSV技術圓片級 真空
封裝?案。該?案由TSV封帽與器件層兩部分構成，TSV封帽垂直導 通柱是填
充在硅通孔中的銅柱。器件層上制作有?錫電極與銅柱相連，從 ?把電信號從
空腔內部的引到空腔外部，后通過硅-硅直接鍵合實現(xiàn)密 封。該?案?密性
很好，但是TSV封帽制作?藝復雜，熱應??(銅柱與 硅熱失配?)，且硅硅鍵
合對鍵合表面要求質量很?，?般加?過的硅片 很難達到此要求。
嵌?式玻璃扇出與集成天線封裝
玻璃通孔還可以在玻璃上制作空腔，進?為芯片的封裝提供?種嵌? 式玻璃扇
出(eGFO)的新?案。2017年喬治亞理?率先實現(xiàn)了用于?I/O 密度和?頻多芯
片集成的玻璃面板扇出封裝。該技術在70um厚、?小為 300mm*300mm的玻璃
面板上完成了26個芯片的扇出封裝，并有效的控 制芯片的偏移和翹曲。2020年
云天半導體采用嵌?式玻璃扇出技術開了 77GHz汽?雷達芯片的封裝，并在此
基礎上提出了?種?性能的天線封裝 (AiP)?案。